## (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平9-293661

(43)公開日 平成9年(1997)11月11日

(51) Int.Cl. <sup>6</sup>	識別記号 庁内整理番号	FΙ	技術表示箇所
H01L 21/027		H01L 21/30	5 0 2 P
G03F 7/20	5 2 1	G03F 7/20	5 2 1
H01L 27/146		H 0 1 L 21/30	5 1 4 C
			5 1 5 F
		27/14	Α
		審査請求 未請	求 請求項の数14 OL (全 9 頁)
(21)出願番号	特願平8-105584	(71)出願人 0002	21199
		東芝	マイクロエレクトロニクス株式会社
(22)出顧日	平成8年(1996)4月25日	神奈	川県川崎市川崎区駅前本町25番地1
		(71)出願人 0000	03078
		株式	会社東芝
		神奈	川県川崎市幸区堀川町72番地
		(72)発明者 早	川 良 広
		神奈	川県川崎市川崎区駅前本町25番地1
		東芝	マイクロエレクトロニクス株式会社内
		(74)代理人 弁理	土 佐藤 一雄 (外3名)


#### 半導体装置の製造方法及び露光マスク及び半導体装置 (54) 【発明の名称】

### (57)【要約】

【課題】 ステッパ装置等を用いて露光エリアよりも大 きいパターンをチップ上に露光する場合に、ショット数 を極力少なくし、スループットを大きくし、量産能力を 向上する。

【解決手段】 サイズの大きい半導体装置の回路パター ンを複数に分割し、これをステッパ露光装置の露光フィ ールド内に配置し、分割された回路パターンをつなぎ合 わせるように描画することによってサイズの大きい半導 体装置のチップパターンを形成する。例えば、図1

(1)のような第1ショットマップと図1(2)のよう な第2ショットマップの2種類のショットマップを用い ることにより、図1(3)に示すような半導体チップを 作製する。第1ショットマップでは、a~cのパターン により分割し、第2ショットマップでは、A~Cのパタ ーンにより分割する。いずれかのショットマップを用い て各層毎に最適なショットを行いリニアイメージセンサ を作製する。



#### 【特許請求の範囲】

【請求項1】露光マスクのマスクエリア以上の大きさの 半導体装置を製造する半導体装置の製造方法において、 第1ショットマップにより一つの前記半導体装置を複数 領域に分割し、該領域のパターンをマスクエリアに配置 する第1の層のマスク作製工程と、

前記第1ショットマップとは異なる第2ショットマップ により一つの前記半導体装置を複数領域に分割し、該領域のパターンをマスクエリアに配置することによる第2 の層のマスク作製工程と、

前記第1又は第2の層のマスクを用いて所定の各層のパターンを露光する露光工程とを含む半導体装置の製造方法。

【請求項2】前記第1の層のマスク作製工程においては、前記第1の層のマスクが、前記第1ショットマップ中の繰り返し部分をマスクエリアの幅を十分に使用して描画した第1のパターンと、該第1のパターンを除いたマスクエリアに描画した第2のパターンとを備えるように作製し、

前記露光工程においては、前記第1のパターンを複数繰り返して長手方向に露光し、前記第2のパターンを前記第1のパターンと隣接して露光することにより半導体装置を製造することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】前記第2の層のマスク作製工程においては、前記第2の層のマスクが、第2ショットマップ中の所定の同種工程に係るパターンをマスクエリアの幅を十分に使用して描画した第3のパターンと、該第3のパターンを除いたマスクエリアに描画した第4のパターンとを備えるように作製し、

前記露光工程においては、前記第3のパターンを所定の位置に露光し、前記第4のパターンを前記第3のパターンと隣接して露光することにより半導体装置を製造することを特徴とする請求項1又は2に記載の半導体装置の製造方法。

【請求項4】前記第1又は第2の層のマスク作製工程に おいて、前記複数領域に対応するマスクパターンを各層 毎に1枚のマスクに形成し、

前記露光工程において、前記複数領域の内、露光不要領域を遮蔽することにより、所定領域を露光することを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。

【請求項5】前記第1又は第2の層のマスク作製工程において、前記半導体装置を複数領域に分割する際、左端部、中間部及び右端部に分割し、該中間部は所定パターンを複数繰り返すことにより形成されることを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。

【請求項6】前記半導体装置はリニアイメージセンサであり、

前記第1の層のマスク作製工程においては、主にイメージセンシング部を形成し、

前記第2の層のマスク作製工程においては、主に電極部を形成することを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。

【請求項7】露光マスクのマスクエリア以上の大きさの 半導体装置を製造する半導体装置の露光マスクにおい て、

第1ショットマップにより一つの前記半導体装置を複数 10 領域に分割し、該領域のパターンをマスクエリアに配置 した第1の層のマスクと、

前記第1ショットマップとは異なる第2ショットマップ により一つの前記半導体装置を複数領域に分割し、該領 域のパターンをマスクエリアに配置した第2層のマスク とを備え、

適宜前記第1層又は第2層のマスクを用いて各層のパターンを露光することにより半導体装置を製造する半導体装置の露光マスク。

【請求項8】前記第1の層のマスクは、前記第1ショットマップ中の繰り返し部分をマスクエリアの幅を十分に使用して描画した第1のパターンと、該第1のパターンを除いたマスクエリアに描画した第2のパターンとを備え、

前記第1のパターンを複数繰り返して長手方向に露光 し、前記第2のパターンを前記第1のパターンと隣接し て露光することを特徴とする請求項7に記載の半導体装 置の露光マスク。

【請求項9】前記第2の層のマスクは、第2ショットマップ中の所定の同種工程に係るパターンをマスクエリアの幅を十分に使用して描画した第3のパターンと、該第3のパターンを除いたマスクエリアに描画した第4のパターンとを備え、

前記第3のパターンを所定の位置に露光し、前記第4のパターンを前記第3のパターンと隣接して露光することを特徴とする請求項7又は8に記載の半導体装置の露光マスク。

【請求項10】前記第1又は第2の層のマスクは、前記 複数領域に対応するマスクパターンを各層毎に1枚のマ スクに形成し、

40 前記複数領域の内、露光不要領域を遮蔽することにより、所定領域を露光することを特徴とする請求項7乃至 9のいずれかに記載の半導体装置の露光マスク。

【請求項11】前記第1又は第2の層のマスクは、前記 半導体装置を複数領域に分割する際、左端部、中間部及 び右端部に分割し、該中間部は所定パターンを複数繰り 返すことにより形成されることを特徴とする請求項7乃 至10のいずれかに記載の半導体装置の露光マスク。

【請求項12】前記半導体装置はリニアイメージセンサであり、

50 前記第1の層のマスクは、主にイメージセンシング部を

3

形成し、

前記第2の層のマスクは、主に電極部を形成することを 特徴とする請求項7乃至11のいずれかに記載の半導体 装置の露光マスク。

【請求項13】請求項1乃至6のいずれかに記載の半導体装置の製造方法により製造された半導体装置。

【請求項14】請求項7乃至12のいずれかに記載の半 導体装置の露光マスクにより製造された半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法及び露光マスク及び半導体装置に係り、特に、縮小 投影露光装置(ステッパ)を用いる場合、その露光エリ アよりも大きいパターンをチップ上に露光することがで きる半導体装置の製造方法、その製造方法に使用される 露光マスク、及びその製造方法・露光マスクにより製造 された半導体装置に関する。

#### [0002]

【従来の技術】従来、画像を読取るための固体撮像デバイスとしては、CCD(Charge Coupled Device)、BBD(Bucket Brigade Device)、CID(Charge Injection Device)等の電荷転送デバイスが用いられている。このような固体撮像デバイスのうち、特に、文字原稿や写真等を読取るスキャナにはリニアイメージセンサが用いられている。リニアイメージセンサは画素の読取り素子、電荷転送素子が一次元状に配置されており、例えば、1024~1000回素の画素数の製品が提供されている。このようなリニアイメージセンサの長手方向のチップ長は、例えば、18~80mm程となり、半導体装置としては非常に大型である。原稿に密着して画像を読取る密着型のスキャナには、情報の取込み範囲の拡大が求められるため、リニアイメージセンサはより長くなる傾向にある。

【0003】このようなリニアイメージセンサを製造するためには、サイズの大きい設計パターンをチップに投影することの出来る露光装置が必要である。

【0004】一般に、光縮小投影露光装置(ステッパ装置)は、微細加工を行うために好適な露光装置であるが、縮小投影可能な露光フィールドは、例えば、17.5mm×17.5mm程度しかない。CCD等のリニアイメージセンサのように長手の半導体装置は、ステッパ装置の露光エリアを越えてしまう。

【0005】そこで、従来では、以下のように、長いチップ長の半導体装置であっても、ステッパ装置を用いてパターン描画することを可能としている。すなわち、サイズの大きい半導体装置の全体のパターンを複数に分割し、これを露光装置の露光フィールド内に配置し、分割されたパターンをウエハ上でつなぎ合わせることによってサイズの大きい半導体装置のチップパターンを描画する。その結果、露光装置の露光エリアを越えるチップ長 50

4 を有する半導体装置をウエハに多数描画することが可能 となる

【0006】以下、このような従来の技術について図面を参照して説明する。半導体装置の製造工程においては、ウエハにパターンを描画するため複数のマスクが使用される。ステッパ装置は原画パターンを光学的に縮小転写し、ウエハに描画する。ここでは、半導体装置としてCCDリニアイメージセンサを製造する場合を想定して説明する。

10 【 0 0 0 7 】 図 6 に、リニアイメージセンサを例に、従来のマスクイメージで作製した半導体チップの概要図を示す。

【0008】この例は、リニアイメージセンサを複数のパターンA~Cに分割して作製するものである。ここでは、このような、リニアイメージセンサ等の素子のパターン分割図をショットマップと呼ぶことにする。中間部611~617は、パターンBで露光される部分であり、所定数の光電変換素子と所定数の電荷転送素子とを備えている。パターンBを複数繰り返し連結することによって、所望の長さのイメージセンシングエリアの大部分を形成する。左端部62は、パターンAにより、また、右端部63はパターンCによりそれぞれ露光される。左端部62及び右端部63は、イメージセンシングエリアの他に、フォトゲート、トランスファゲート、リセットゲート、出力ゲートなどの複数の電極等を具備する

【0009】つぎに、図7に、図6のようなリニアイメージセンサを作製するための従来の半導体マスク概要図を示す。ここでは、一例として、第1層マスク71から第6層マスク76により、1セットのマスクイメージを構成する場合を想定する。

【0010】ウエハに1チップ分のリニアイメージセンサをパターン描画する場合について説明する。ウェハは予めレジストが塗布され、ステッパ装置に搭載されているとする。まず、各部のパターンが形成された第1層マスク71をステッパ装置にセットする。ステッパ装置では、制御コンピュータに、第1層マスク71上の分割パターンの投影順序及びステップピッチ等が予めプログラムされている。また、ステッパ装置では、マスクパターン(レクチルパターン)の投影像に対し、ウエハを規則的に移動することができる。

【0011】ステッパ装置は、第1層マスク71のパターンAを投影するために、中間部611~617及び左端部63に対応するパターンB及びCをブラインド機能により遮光する。そして、ウエハを載置したウエハステージを移動して、第1層マスク71とウエハとの位置を調整し、左端部62のみをウエハの基準位置に描画する。ここで、左端部62は、第1層マスク71のパターンを適宜縮小して露光される。なお、縮小せずに同サイズで露光することもできる。

5

【0012】図8に、ブラインド機能において用いられるブラインドの例を示す。図8(1)は、パターンAを露光するためのブラインドaを示すもので、斜線部分は光を透過しない部分である。また、図8(2)及び図8(3)は、それぞれパターンB及びCを露光するためのブラインドb及びcである。

【0013】次に、ウエハステージを移動し、第1層マスク71をウエハの×方向にパターンAの幅だけ相対的に移動する。そして、左端部62及び右端部63に対応するパターンA及びCをブラインドりにより遮光する。次に、中間部61に対応するパターンBを、先ほど描画された左端部62に隣接してウエハに露光する。同様に、必要な画素数が得られるようにパターンBを×方向に相対的に移動して露光を繰返すことにより、中間部612~617を形成する。

【0014】さらに、第1層マスク71の左端部62及び中間部611~617 に対応するパターンB及びAをブラインド c により遮光する。そして、第1層マスク71をウエハのx方向に相対的に移動し、右端部63が中間部617 の右端に隣接するように描画する。

【0015】各パターンの境界部分においては、配線等の接続されるべきパターンが連続するように形成される。このようにして、ウエハ上にリニアイメージセンサの第1層のマスクパターンが描画される。そして、パターンが描画された後、ウエハは、フォトレジストの現像工程により現像され、更に、エッチングや拡散等の公知の複数の工程を経て半導体装置の第1層が作製される。同様に、第2層マスク72から第6層マスク76を用いて各パターンA~Cを露光し、第2層から第6層までの製造工程を繰り返すことにより、図6に示すようなリニ 30アイメージセンサが完成される。

#### [0016]

【発明が解決しようとする課題】しかしながら、上述の従来の場合、1種類のショットマップにより素子をパターン分割して、全層について同一パターンのショットでチップを作製しているため、どうしてもショット数が多くなってしまう。上述の例では、各層について、パターンAが1ショット、パターンBが7ショット、パターンCが1ショット、計9ショット必要である。全6層については、合計54ショットが必要となる。だからといって、マスクエリアには限界があるので、パターンAのようにパターンBを長くすることはできない。

【0017】本発明は、ステッパ装置等を用いて露光エリアよりも大きいパターンをチップ上に露光する場合に、2種類以上のショットマップを用いて各層毎に最適なショットを行い半導体を作製することにより、ショット数を極力少なくし、ウェハの単位時間当たりの作製枚数、即ちスループットを大きくし、量産能力を向上することを目的とする。

#### [0018]

6

【課題解決するための手段】本発明は、第1の実施の形態によると、露光マスクのマスクエリア以上の大きさの半導体装置を製造する半導体装置の製造方法において、第1ショットマップにより一つの前記半導体装置を複数領域に分割し、該領域のパターンをマスクエリアに配置する第1の層のマスク作製工程と、前記第1ショットマップとは異なる第2ショットマップにより一つの前記半導体装置を複数領域に分割し、該領域のパターンをマスクエリアに配置することによる第2の層のマスク作製工程と、前記第1又は第2の層のマスクを用いて所定の各層のパターンを露光する露光工程とを含む半導体装置の製造方法を提供する。

【0019】また、本発明は、第2の実施の形態によると、露光マスクのマスクエリア以上の大きさの半導体装置を製造する半導体装置の露光マスクにおいて、第1ショットマップにより一つの前記半導体装置を複数領域に分割し、該領域のパターンをマスクエリアに配置した第1の層のマスクと、前記第1ショットマップとは異なる第2ショットマップにより一つの前記半導体装置を複数20 領域に分割し、該領域のパターンをマスクエリアに配置した第2層のマスクとを備え、適宜前記第1層又は第2層のマスクを用いて各層のパターンを露光することにより半導体装置を製造する半導体装置の露光マスクを提供する。

【0020】さらに、本発明は、上記のような半導体装置の製造方法により製造された半導体装置、及び、上記のような半導体装置の露光マスクにより製造された半導体装置を提供する。

#### [0021]

「発明の実施の形態」図1に、リニアイメージセンサを 例に、本発明のマスクイメージで作製した半導体チップ の概要図を示す。

【0022】この例は、リニアイメージセンサを複数のパターンに分割して作製するものである。ここでは、リニアイメージセンサのパターン分割図として、図1

- (1)のような第1ショットマップと図1(2)のような第2ショットマップの2種類のショットマップを用いることにより、図1(3)に示すような半導体チップを作製することを想定する。
- 40 【0023】第1ショットマップは、パターンa~cに分割することにより、主にイメージセンシングエリアを形成するものである。この例では、第1層~第3層及び第6層が、この第1ショットマップにより作製される。中間部1111~1118は、パターンaで露光される部分であり、所定数の光電変換素子及び電荷転送素子を備えている。この場合、同一マスクの繰り返しパターンであるパターンaについて、マスクエリアを最大限に活用して長いパターンを形成する。このようなパターンaを複数繰り返し連結することによって、所望の長さのイメージセンシングエリアの大部分を、わずかなショット

数で有効に形成することができる。左端部112は、パターンbにより、また、右端部113はパターンcによりそれぞれ露光される。これらのパターンは、マスクエリアの残りの箇所に描画すればよい。

【0024】第2ショットマップは、パターンA~Cに分割することにより、主にフォトゲート、トランスファゲート、リセットゲート、出力ゲートなどの複数の電極等を形成するものである。この例では、第4層及び第5層が、この第2ショットマップにより作製される。中間部121~1217は、パターンBで露光される部分であり、複数繰り返し連結することによって形成される。この例では、電極及び光電変換素子は形成されていない。左端部122は、パターンAにより、また、右端部123はパターンCによりそれぞれ露光される。左端部122及び右端部123は、各電極等を具備する。これらの内、特に電極等の回路構成が集中している左端部122について、特定の回路構成が集中している左端部122について、特定の回路構成を全部又は大部分含むようにすることで、マスクエリアを最大限に活用して長いパターンを一括して形成することができる。

【0025】つぎに、図2に、図1のようにリニアイメージセンサを作製するための本発明の半導体マスク概要図を示す。ここでは、一例として、第1層マスク21から第6層マスク26により、1セットのマスクイメージを構成する場合を想定する。ここでは、ウエハに1チップ分のリニアイメージセンサをパターン描画する場合について説明する。ウェハは予めレジストが塗布され、ステッパ装置に搭載されているとする。

【0026】まず、第1層については、図1(1)に示した第1ショットマップにより分割して作製される。各部のパターンが形成された第1層マスク21をステッパ 30装置にセットする。従来の技術において説明したように、ステッパ装置では、制御コンピュータに、第1層マスク21が第1ショットマップにより制御されること、また、第1ショットマップによる第1層マスク21上の分割パターンの投影順序及びステップピッチ等が予めプログラムされており、また、マスクパターン(レクチルパターン)の投影像に対し、ウエハを規則的に移動することができる。

【0027】ステッパ装置は、まず、第1層マスク21のパターンbを投影するために、中間部1111~1113及び左端部113に対応するパターンa及びcをブラインド機能により遮光する。そして、ウエハを載置したウエハステージを移動して、第1層マスク21とウエハとの位置を調整し、左端部112のみをウエハの基準位置に描画する。ここで、左端部112は、第1層マスク21のパターンを適宜縮小して露光される。なお、縮小せずに同サイズで露光することもできる。ブラインド機能において用いられるブラインドの例は、図8と同様であり、ここでは、ブラインドbが用いられる。

【0028】次に、ウエハステージを移動し、第1層マ 50 る。次に、中間部1211 に対応するパターンBを、先

スク21をウエハのx方向にパターンbの幅だけ相対的に移動する。そして、左端部112及び右端部113に対応するパターンb及びcをブラインドaにより遮光する。次に、中間部121に対応するパターンaを、先ほど描画された左端部112に隣接してウエハに露光する。同様に、必要な画素数が得られるようにパターンaをx方向に相対的に移動して露光を繰返すことにより、中間部1112~1113 を形成する。

8

【0029】さらに、マスクの左端部112及び中間部 1111~1118に対応するパターンb及びaをブラ インドcにより遮光する。そして、マスクをウエハのx 方向に相対的に移動し、右端部113が中間1118の 右端に隣接するように描画する。

【0030】各パターンの境界部分においては、配線等の接続されるべきパターンが連続するように形成される。このようにして、ウエハ上にリニアイメージセンサの第1層のマスクパターンが描画される。そして、パターンが描画された後、ウエハは、フォトレジストの現像工程により現像され、更に、エッチングや拡散等の公知の複数の工程を経て半導体装置の第1層が作製される。同様に、第2層マスク22から第3層マスク23を用いて各パターンa~cを露光し、第2層から第3層までの製造工程を繰り返す。

【0031】つぎに、第4層については、図1(2)に示した第2ショットマップにより分割して作製される。各部のパターンが形成された第4層マスク24をステッパ装置にセットする。従来の技術において説明したように、ステッパ装置では、制御コンピュータに、第4層マスク21が第2ショットマップにより制御されること、また、第1ショットマップによる第1層マスク21上の分割パターンの投影順序及びステップピッチ等が予めプログラムされており、また、マスクパターン(レクチルパターン)の投影像に対し、ウエハを規則的に移動することができる。

【0032】ステッパ装置は、まず、第4層マスク24のパターンAを投影するために、中間部1211~1212及び左端部123に対応するパターンB及びCをブラインド機能により遮光する。そして、ウエハを載置したウエハステージを移動して、第4層マスク24とウエハとの位置を調整し、左端部122のみをウエハの基準位置に描画する。ここで、左端部122は、第4層マスク24のパターンを適宜縮小して露光される。なお、縮小せずに同サイズで露光することもできる。ブラインド機能において用いられるブラインドの例は、図8と同様であり、ここでは、ブラインドaが用いられる。

【0033】次に、ウエハステージを移動し、第4層マスク24をウエハのx方向にパターンAの幅だけ相対的に移動する。そして、左端部122及び右端部123に対応するパターンA及びCをブラインドりにより遮光する。 次に、中間第1211に対応するパターンBを、生

50

10

ほど描画された左端部122に隣接してウエハに露光する。同様に、必要な画素数が得られるようにパターンBをx方向に相対的に移動して露光を繰返すことにより、中間部 $1212 \sim 1217$  を形成する。

【0034】さらに、マスクの左端部122及び中間部 1211~1217 に対応するパターンB及びAをブラインド c により遮光する。そして、マスクをウエハの×方向に相対的に移動し、右端部123が中間1217 の右端に隣接するように描画する。

【0035】その後、上述したように、境界部分におい 10 ては配線等の接続されるべきパターンが連続するように し、更に公知の複数の工程を経て半導体装置の第4層が 作製される。同様に、第5層マスク25を用いて各パターンA~Cを露光し、第5層までの製造工程を行う。

【0036】さらに、第1ショットマップにより、上述のように第6層を作製することにより、第1層〜第6層が製造されて、図1(3)に示すようなリニアイメージセンサが完成される。

【0037】以上のようにリニアイメージセンサを作製すると、第1ショットマップにおいては、第1層から第3層及び第6層について、パターンbが1ショット、パターンaが3ショット、パターンcが1ショット、計4ショット必要である。また、第2ショットマップにおいては、各層について、パターンAが1ショット、パターンBが7ショット、パターンCが1ショット、計9ショット必要である。全6層については、4ショット×4+9ショット×2=合計34ショットが必要となり、従来の54ショットに比べ格段に少ないショット数で作製することができる。

【0038】つぎに、図3に、本発明のマスク概要図の他の実施の形態を示す。これは、より多くのリニアイメージセンサのパターンを一度に描画するようにしたものである。この実施の形態では、リニアイメージセンサのパターンを画素繰返し部101、出力部102及び入力部103の3つに分割している。さらに、ひとつのリニアイメージセンサのサイズは幅p、長さqであり、3つの部分を、1つのマスク10上にy方向に3チップ分並べて配置した。また、縮小率を5:1に定めている。

【0039】このような場合、マスク10上に形成された画素繰返し部101のチップパターンのy方向のサイズは、リニアイメージセンサのy方向の実際の幅pの5倍である5pであり、x方向のサイズは実際の幅mの5倍の5mである。出力部102のチップパターンのy方向のサイズは、5pであり、x方向のサイズは出力部102の実際の幅1の5倍の51である。入力部103のチップパターンのy方向のサイズは、5pであり、x方向のサイズは入力部103の実際の幅nの5倍の5nである。このようなマスク10は製造工程に応じた数及びパターンで用意される。ステッパ装置は、画素繰返し部101、出力部102、又は入力部103を3チップ分

まとめて扱い、出力部、入力部を各1回、画素繰返し部を4回横方向に描画することで、ウエハのx方向において3チップ分のパターンを同時に描画することができる。

【0040】次に、効率的にリニアイメージセンサのパターンを描画するようにした他の実施の形態について、図5を参照して説明する。この実施の形態では、パターンを描画する順序を考慮することにより、ステッパ装置がマスクパターンを変更する回数を減らしている。

【0041】まず、各部のパターンが形成されたマスク 10をステッパ装置にセットし、図5に示されるウェハ 5の左下の基準位置から、出力部102等のパターンを 同図中の点線に沿ってステップを繰返して描画するよう に制御コンピュータにプログラムする。 画素繰返し部1 01及び入力部103をステッパ装置のブラインド機能 により遮光し、出力部102のみをレジストが塗布され たウェハ5の基準位置に描画する。ウェハ5に描画され た出力部1021は、マスク10に形成されたサイズの 1/5に縮小されて3p×1に描かれる。次に、出力部 102の投影像102をウェハ5のy方向に相対的に3 pだけ移動する。ウェハ5に描画された出力部1021 の上部に隣接して出力部102のパターンを描画するこ とをウエハの4のy方向にに更に6回繰返して行い、ウ ェハ5の上部左に出力部パターン1022~1027 を 描画する。

【0042】マスク10の出力部102及び入力部103をブラインド機能により遮光する。画素繰返し部101をウェハ5に描画された出力部1027に隣接してウェハ5の×方向に描画し、画素繰返し部パターン1011を形成する。必要な画素数が得られるように投影パターンを×方向にmだけ移動することを繰返し、画素繰返し部パターン1012~1014の描画を行う。画素繰返し部パターン1014から、投影パターンをy方向に相対的に-3pだけ移動し、画素繰返し部パターン1015を描画する。以下同様に、画素繰返し部パターン1015~10128を図中の点線で示すようにジグザグに描画し、ウェハ5の右下のパターン10128に至る。

【0043】更に、マスク10の出力部102及び画素 繰返し部101をブラインド機能により遮光する。マスク10の入力部103を選択し、マスク10をウェハ5のx方向にmだけ相対的に移動する。画素繰返し部パターン1012®の右端に隣接するように描画して入力部パターン1031を形成する。マスク10をウェハ5のy方向に3pだけ相対的に移動して入力部パターン1031とy方向において隣接する入力部パターン1032を描画する。このようなパターン描画を繰返して入力部パターン1038~1037を形成する。描画された各部パターンのx方向における境界部分においては、配線等の接続されるベきパターンが連続するように形成される。ステップ式露光装置では、マスクパターン(レクチ ルパターン)の投影像に対し、ウェハ5をx方向及びy方向において規則的に移動することは容易である。

【0044】こうして、1つのウェハ5に出力部102がy方向に7回、画素繰返し部101がy方向及びx方向に28回、入力部103がy方向に7回ショットされて、描画パターンが形成される。そして、ウェハ5上にサイズp×qのx方向に長いリニアイメージセンサのパターンが21個分描画される。

【0045】なお、以上のような各実施の形態において、中間部の描画繰返し回数を減らすことによって、x 10 方向に短手のリニアイメージセンサのパターンを描画することも出来る。この場合、x方向の1行に複数の半導体チップを作製することができる。

【0046】また、図5において、説明を簡単にするため3つの領域(101,102,103)の各々について、1度に3チップ分を投影することの出来るパターンで形成しているが、マスクエリアの大きさにより可能な限り複数分を投影することができる。

【0047】また、本願発明は、例えば、ステップ装置のみならず、走査式投影露光装置、ミラーレンズ投影露光装置、ステップ式X線露光装置等の露光装置にも適用可能である。また、縮小サイズを適宜定めたり、同サイズに設定することも適宜可能である。

【0048】また、x方向のみならず、y方向に長い半 導体装置、x方向及びy方向に大きい半導体装置にも適 用することができる。

#### [0049]

【発明の効果】以上説明したように、本発明は、ステッパ装置等を用いて露光エリアよりも大きいパターンをチ

12 2種類以上のシ

ップ上に露光する場合に、2種類以上のショットマップを用いて各層毎に最適なショットを行い半導体を作製することにより、ショット数を極力少なくし、ウェハの単位時間当たりの作製枚数、即ちスループットを大きくし、量産能力を向上することができる。

#### 【図面の簡単な説明】

【図1】本発明のマスク(レティクル)で作製した半導体チップの概要図。

【図2】本発明のマスクの概要図。

10 【図3】本発明の他の実施の態様における3チップ分のマスクの説明図。

【図4】図3に示されたマスクにるチップ分の半導体チップの説明図。

【図5】図3に示されるマスクを用いてウエハに描画した例を示す説明図。

【図6】従来のマスクで作製した半導体チップの概要図。

【図7】従来のマスクの概要図。

【図8】ブラインドの説明図。

#### 20 【符号の説明】

111、112 左端部

1111~1113、1211~1217 中間部

113、123 右端部

21~26 第1層~第7層マスク10 マスク

10 マスク


101 画素繰返し部


102 出力部


103 入力部


【図1】 【図3】


0000






















PAT-NO: JP409293661A

DOCUMENT-IDENTIFIER: JP 09293661 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE, EXPOSURE

MASK AND SEMICONDUCTOR DEVICE

PUBN-DATE: November 11, 1997

**INVENTOR-INFORMATION:** 

NAME COUNTRY

HAYAKAWA, YOSHIHIRO

**ASSIGNEE-INFORMATION:** 

NAME COUNTRY

TOSHIBA MICROELECTRON CORP N/A

TOSHIBA CORP N/A

APPL-NO: JP08105584

APPL-DATE: April 25, 1996

INT-CL (IPC): H01L021/027, G03F007/20, H01L027/146

### **ABSTRACT:**

PROBLEM TO BE SOLVED: To lessen the number of shots to the utmost in the case where a pattern larger than an exposure area is exposed on a chip using a stepper device or the like, to increase the throughput of a semiconductor device and to enhance the mass production power of the device.

SOLUTION: A circuit pattern of a semiconductor device of a large size is split into a plurality, these split circuit patterns are arranged within the exposure field of a stepper aligner and a chip pattern of the large-size semiconductor device is formed by drawing the split circuit patterns in such a way as to link the split circuit patterns together. For example, a semiconductor chip (3) is formed by using two kinds of the shot maps of a first shot map (1) and a second shot map (2). In the map (1), the chip 3 is split by patterns (a to c) and in the map (2), the chip 3 is split by patterns A to C. The optimum shot is conducted in every layer using either of the shot maps and linear image sensors are formed.

DOCUMENT-IDENTIFIER: JP 09293661 A

COPYRIGHT: (C)1997,JPO